Verilog

从零开始用 SystemVerilog 手写一个 SDRAM 控制器

本文面向已经会写一点 SystemVerilog，但几乎完全不了解内存芯片工作原理的读者。我们会从“为什么内存不能像寄存器一样直接读写”开始，一步步讲到 SDRAM（Synchronous Dynamic Random Access Memory，同步动态随机存取存储器）的内部结构、命令编码、初始化流程、刷新机制、读写时序，最后通过我写的开源项目 SDRAM...