全部文章

技术笔记、教程与思考。

筛选

分类

标签

全部标签 #Agent-Gateway #AGENTS.md #AI #AI-Agent #AI-History #Aircrack-ng #Alignment #Artificial-Intelligence #ASIC #Autonomous-Agent #Billboard #Breaking-Changes #Campus Life #CLI-Tool #CNN #Company #Computer #Computer-Network #CPU #Cryptography #Cursor #Datacenter #datasheet #Deep-Learning #Dell #Dependency #Developer-Tools #Digital Design #DRAM #EDA #Education #Fans Speed #Fine-Tuning #FPGA #Front-End #FSM #Game #Game-Development #GDG #Gemini #Go #Google-Gemini #Graphics #Hard Link #Hashcat #History #Intel #Intern #JavaScript #Job #JSX #Legacy-Code #LibreLane #Linkou #Linux #LLM #LoRA #Machine-Learning #macOS #Memory Controller #Migration #MNIST #MPW #NAT #NATBypass #Neural-Network #node_modules #Node.js #Normal-Mapping #npm #NTNU #OpenClaw #OpenCode #OpenROAD #Operating System #Operations #PDK #Penetration-Testing #pnpm #Policy Speech #Port-Forwarding #PowerEdge #Prompt #Prompt-Engineering #PUE #Python #PyTorch #QLoRA #Qwen #React #Resign #Reverse-Tunnel #RLHF #RTL #RTL-to-GDSII #SDRAM #Server #SFT #SkyWater130 #Slido #SRAM #Student Election #Student Government #Synthesis #SystemVerilog #Taipei Higher School #Taiwan #Tapeout #TCP #Timing #Tiny Tapeout #Transformer #Trick #TypeScript #Typography #University #User Interface(UI)#UX(User Experience)#Verilog #Vibe-Coding #Virtual DOM #Web #Web Front-End #WEP #WiFi #Windows #Wireless-Security #Work #WPA #WPA2 #WPA3 #Yosys

从零开始用 SystemVerilog 手写一个 SDRAM 控制器

本文面向已经会写一点 SystemVerilog，但几乎完全不了解内存芯片工作原理的读者。我们会从“为什么内存不能像寄存器一样直接读写”开始，一步步讲到 SDRAM（Synchronous Dynamic Random Access Memory，同步动态随机存取存储器）的内部结构、命令编码、初始化流程、刷新机制、读写时序，最后通过我写的开源项目 SDRAM...

SDRAM DRAM Memory Controller SystemVerilog FPGA RTL Verilog Digital Design Timing FSM

2026年6月15日 · Chang Wei (昌维) <[email protected]> · zh-Hans-CN

Electronic